(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-41478

(43)公開日 平成10年(1998) 2月13日

| (51) Int.Cl. ⁶ | | 識別記号 | 庁内整理番号 | FΙ | | | | 技術表示箇所 |
|---------------------------|---------|------|--------|-------|--------|----|----------|--------|
| H01L | 27/10 | 451 | | H01L | 27/10 | | 451 | |
| | 27/04 | | | | 27/04 | | С | |
| | 21/822 | | | | 27/10 | | 651 | |
| | 27/108 | | | | 29/78 | | 371 | |
| | 21/8242 | | | | | | | |
| | | | 審查請求 | 未請求 請 | 求項の数20 | OL | (全 12 頁) | 最終頁に続く |

(21) 出願番号 特願平9-86205

(22)出願日 平成9年(1997)4月4日

(31) 優先権主張番号 08/636457 (32) 優先日 1996年4月23日

(33)優先権主張国 米国 (US)

(71)出顧人 390009531

インターナショナル・ビジネス・マシーン ズ・コーポレイション INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)


(74)代理人 弁理士 坂口 博 (外1名)

・最終頁に続く

(54) 【発明の名称】 電気デパイスおよび複合スタック電極の作製方法

(57) 【要約】

【課題】 頂部電極と底部電極との間に、強誘電体またはコンデンサ誘電体材料を有する記憶素子を提供する。 【解決手段】 本発明は、スタック電極の構造および作製方法である。このスタック電極は、複合的である。その理由は、スタック電極は、2種以上の材料からなり、これら材料が、別個にパターニングされるか、あるいは、各材料が、強誘電体またはコンデンサ誘電体が最初に付着される領域にかなり寄与するように配置されているからである。これらの複合スタック電極は、処理の容易さ、貴金属材料の経済的利用、同一寸法のソリッド単一材料電極に対する機械的安定性の増大をもたらす。



1

【特許請求の範囲】

【請求項1】基板と、

前記基板上に形成された第1の誘電体層とを備え、前記第1の誘電体層は、前記第1の導電領域の或る部分上に第1の開口を有し、前記第1の開口は、第2の導電材料でほぼ充填されて、導電プラグを形成し、

前記導電プラグの直上に電気的に接触した、全体的または部分的な導電複合スタック電極と、

前記複合スタック電極の露出面上に形成された、ほぼ均 一な厚さの第2の誘電体材料の層と、

前記誘電体材料の直上に第3の導電材料のプレート電極 とを備え、前記プレート電極は、前記複合スタック電極 とは電気的に絶縁されている、ことを特徴とする電気デ バイス。

【請求項2】前記複合スタック電極は、1つ以上のほぼ水平な導電層よりなり、前記導電層は、誘電体材料よりなる追加のほぼ水平な層でキャップされており、前記追加の誘電体層は、前記第2の誘電体材料を付着する前に、付着されてパターニングされ、前記第2の誘電体材料の厚さ以上の厚さを有することを特徴とする請求項1記載の電気デバイス。

【請求項3】前記複合スタック電極は、少なくとも2層の材料よりなり、これら材料のうち少なくとも一方の材料は、他方の材料付着の前に、付着されてパターニングされることを特徴とする請求項1記載の電気デバイス。

【請求項4】前記複合スタック電極は、3つ以上のほぼ 水平な層に組み入れられた2種類以上の材料よりなるこ とを特徴とする請求項1記載の電気デバイス。

【請求項5】前記複合スタック電極は、パターニングされた単層または多層のスタックよりなり、前記スタックの側壁は、導電材料で被覆されていることを特徴とする請求項1記載の電気デバイス。

【請求項6】前記複合スタック電極は、導電ベースと、 ほぼ垂直な自立形導電側壁とよりなることを特徴とする 請求項1記載の電気デバイス。

【請求項7】前記複合スタック電極の1種類以上の導電材料は、貴金属(Au, Pt, Pd, Ir, Rhのような)よりなる群、貴金属および非貴金属との、貴金属の40合金よりなる群、RuおよびMoを含む、酸化物が導電性である金属よりなる群、RuO2, IrO2, Re2O3を含む導電性酸化物よりなる群、ならびにTi, Al, TiN, W, WN, TaSiN, およびドープト・ポリシリコンを含む、酸化物が絶縁性である導電材料よりなる群のいずれかの群から選ばれることを特徴とする請求項1記載の電気デバイス。

【請求項8】前記第1の誘電体材料は、誘電体酸化物および誘電体窒化物よりなる群から選ばれることを特徴とする請求項1記載の電気デバイス。

2

【請求項9】前記第1の誘電体材料は、 SiO_2 , PSG(ホスホシリケート・ガラス), BPSG(ボロホスホシリケート・ガラス), 流動性酸化物、スピン・オン・ガラス、 S_1N_2 , $A_12 \cup 3$, これらの単独または組合せよりなる1つ以上の層を含むことを特徴とする請求項8記載の電気デバイス。

【請求項10】前記第2の誘電体層は、前記複合スタック電極の露出側壁上にのみ形成されることを特徴とする請求項1記載の電気デバイス。

【請求項11】前記第2の誘電体材料は、Ta₂O₅, (Ba, Sr) TiO₃ (BSTまたはBSTO), BaTiO₃, SrTiO₃, PbZr_{1-x} Ti_xO₃ (PZT), PbZrO₃, Pb_{1-x} La_x TiO₃ (PLT), Pb_{1-x} La_x (Zr_y Ti_{1-y})_{1-x/4}O₃ (PLZT), およびSrBi₂ Ta₂O₉ (SBT) を含む、強誘電体、常誘電体、ペロブスカイト、パイロクロール、リラクサ、積層ペロブスカイト、誘電率が20以上の材料よりなる群から選ばれることを特徴とする請求項1記載の電気デバイス。

【請求項12】前記導電プラグの前記第2の導電材料は、ドープト・ポリシリコン、タングステン、前記複合スタック電極に用いられる1種類以上の導電材料のいずれかより実質的になることを特徴とする請求項7記載の電気デバイス。

【請求項13】前記導電性プラグは、前記第2の導電材料よりなる底部層および拡散バリア材料よりなる頂部層のような、2種類以上の材料よりなることを特徴とする請求項1記載の電気デバイス。

【請求項14】前記導電プラグは、1種類以上のバリア 材料で完全に充填されていることを特徴とする請求項1 記載の電気デバイス。

【請求項15】請求項1記載の構造を有するDRAM 用、NVRAMまたはFRAM用の容量性メモリ素子。 【請求項16】複合スタック電極構造を作製する方法に おいて、

- a) 第1の誘電体材料よりなる層(この層中に導電プラグを有する)を備える基板上に、積層スタックをブランケット付着させる工程を含み、前記積層スタックは、複数の水平層を有し、前記積層スタックの底部層は導電性であり、前記積層スタックの残りの層は、導電性あるいは非導電性とすることができ、
- b) 前記積層スタックを異方性エッチングして、前記複合スタック電極のほぼ垂直壁のパターニングされた基盤を形成する工程を含み、前記基盤は、前記導電プラグの直上に電気的に接触して実質的に存在し、
- c) 露出された前記基板およびパターニングされたスタック電極基盤上に、導電材料の薄いコンフォーマル層を ブランケット付着する工程と、
- d) 前記導電材料のコンフォーマル層を異方性エッチングして、前記基盤を取り囲む導電側壁スペーサを形成す

る工程とを含む、ことを特徴とする複合スタック電極の 作製方法。

【請求項17】複合スタック電極構造を作製する方法に おいて、**

- a)第1の誘電体材料よりなる層(この層中に導電プラグを有する)を備える基板上に、積層スタックをブランケット付着させる工程を含み、前記積層スタックは、複数の水平層を有し、前記積層スタックの底部層は導電性であり、前記積層スタックの残りの層は、導電性あるいは非導電性であり、
- b) 前記積層スタックの底部層以外のすべてをエッチングして、前記複合スタック電極のほぼ垂直壁のパターニングされた基盤を形成する工程を含み、前記基盤は、前記導電プラグの直上に電気的に接触して実質的に存在し、
- c)前記複合スタック電極の露出した前記底部層を除去するために、ブランケット・スパッタ・エッチングし、同時に、前記スパッタされた材料の再付着から、前記パターニングされたスタック電極基盤の側部を取り囲んで導電側壁スペーサを形成する工程を含む、ことを特徴と 20 する複合スタック電極の作製方法。

【請求項18】自己整合複合スタック電極構造を作製する方法において、

- a) 誘電体内に埋め込まれたバイア・ホールを、プラグ 材料とスタック電極基盤の層とによって充填し、前記層 の各々は、好ましくは、コンフォーマルに付着されて、 残りのバイア・ホールを充填し、化学機械研磨によって 研磨除去して、前記バイア・ホールの頂部で充填レベル を作成し、制御可能にエッチバックして、次の層のため に前記バイア・ホール内に余地を残す工程と、
- b) 前記誘電体をリセスして、前記スタック電極基盤を 露出させる工程と、
- c) リセスされた前記誘電体およびパターニングされた スタック電極基盤上に、導電材料の薄いコンフォーマル 層をブランケット付着する工程と、
- d) 前記導電材料のコンフォーマル層を異方性エッチングして、前記基盤を取り囲む導電側壁スペーサを形成する工程と、
- e) 露出された充填材料を任意に除去する工程と、を含むことを特徴とする自己整合複合スタック電極の作製方 40 法。

【請求項19】前記電極構造上に、第2の誘電体材料の 層をブランケット付着する工程と、

前記第2の誘電体材料上に、導電材料の層をブランケット付着して、頂部電極を形成する工程と、をさらに含むことを特徴とする請求項 $16\sim18$ のいずれか1項に記載の方法。

【請求項20】前記導電側壁スペーサ上に、第2の誘電体材料の層を付着する工程と、

前記第2の誘電体材料上に、導電材料の層を付着して、50 な金属カップ状電極を提供することにある。

1

前記スタック電極から絶縁された頂部電極を形成する工程と、をさらに含むことを特徴とする請求項 $16\sim18$ のいずれか1項に記載の方法。

【発昇の詳編は読明】

[0001]

【発明の属する技術分野】本発明は、DRAMおよびFRAM用のスタック・コンデンサ、特に、複合電極スタック・コンデンサ、および新規なコンデンサ電極を作製する簡単な方法に関するものである。電極構造は、高誘電率材料と共に用いるのに適した材料(例えばPt)から作られ、および、複合的である。複合的である理由は、電極構造の要素部分が、別個の工程で付着されるか、あるいは2層以上の材料で形成されるからである。【0002】

【従来の技術】ギガピット・スケールのDRAMに適す る小形のコンデンサに、高誘電率の材料を組み入れるこ とは、トポグラフィに関する作製課題、電極材料パター ニング、Siコンタクトとの高誘電率材料の反応、最終 的な密度/スケーラビリティ(scalabilit y)を提起する。同様の課題が、強誘電体RAM (FR AM) および他の不揮発性RAM (NVRAM) 用の強 誘電体メモリセルの作製に関係している。ノンプレーナ ・メモリセル (コンデンサまたは"誘電体メモリセル" と、強誘電体メモリセルとの両方を含むデバイス・カテ ゴリ)用の電極を作製する多くの方法は、機械化学研磨 (CMP) および反応性イオン・エッチング (RIE) に頼っている。しかし、P t および他の貴金属のような 電極材料をパターニングするこれらの方法は、まだ発展 段階にある。すなわち、いくつかの方法は、最終的に は、1つの形態または他の形態で使用できるが、完全に 適切な方法が発見される補償はない。

【0003】高誘電率誘電体材料および強誘電体材料が、マイクロエレクトロニック・デバイスに組み入れられるには、適切な電極材料および作製/パターニング方法が、発展しなければならない。貴金属およびそれらの合金は、これらの応用のための電極として、好適である。その理由は、部分的には、誘電体付着の際の酸化に対する耐性のためである。しかし、これらの材料は、パターニングが困難である。

[0004]

30

【発明が解決しようとする課題】本発明の目的は、厚い電極層のCMPまたはパターニングなしに、作製することのできる電極構造を提供することにある。

【0005】本発明の他の目的は、貴金属の表面を有する高さの高いスタック電極と、CMPまたは厚い貴金属のエッチングを必要としない作製方法とを提供することにある。

【0006】本発明のさらに他の目的は、作製方法が、 CMPまたは充填/エッチバックを必要としない、新規 な金属カップ状態極を提供することにある [0007]

【課題を解決するための手段】本発明は、頂部(プレー ト) 電極と底部 (スタック) 電極との間に強誘電体材料 ニよたはコンデンサ誘電体材料を有する記憶素子を含む半 導体メモリデバイスに関する。特に、本発明は、複合ス タック電極の構造および作製方法に関する。この複合ス タック電極は、次の理由により、複合的であるとされ る。すなわち、複合スタック電極は、2種類以上の材料 よりなり、これら材料は別個にパターニングされる(少 なくとも1つの材料は、他の材料を付着する前に、付着 10 されパターニングされる)か、あるいは、各要素材料 が、強誘電体またはコンデンサ誘電体が最初に付着され る領域にかなり寄与するように配置されるからである。 これらの複合構造を有するスタック電極は、処理の容易 さ、貴金属材料のさらなる経済的利用、ソリッド単一材 料電極に対する機械的安定性(例えば、ヒロッキングに 対する耐性)の可能な増大をもたらす。

【0008】本発明は、複合スタック・コンデンサ電極のいくつかの新しい構造に対する簡単な作製方法を与える。電極構造は、高誘電率材料と共に用いるのに適した 20材料 (例えば、Ptのような) 貴金属で作られる。いくつかの実施例は、凹部を有している。これら凹部は、処理後の最終構造で残すことのできる、あるいは残さない1種類以上の材料 (充填物 "fillings")で充填される。

【0009】すべての電極構造は、プレーナ誘電体内に埋込まれた底部電極コンタクト・バイアを含む基板上に形成される。前記コンタクト・バイアは、1種類以上の導電材料(これらのいずれも、酸素に対する拡散バリアとして働く)で充填され、導電プラグを形成する。

【0010】種々の充填の程度を有する種々のカップ(または容器)状電極を開示する。電極は、底部および側部に対し同一の導電材料を、または異なる導電材料を含むことができる。側部電極材料は、Pt,Ir,Ru,またはPdとすることができる。充填材料は、導電性または非導電性とすることができる。一実施例は、キャップされ、完全に充填された容器状電極であり、導電極キャップ材料は、容器を形成する側部および底部電極材料と同一または異なるものとすることができる。前述したように、充填材料は、導電性または非導電性とすがしたように、充填材料は、導電性または非導電性とすができる。電極材料よりなる底部電極が省略された他の実施例を開示する。この構造では、充填材料は、スタック電極の頂部および側部が、コンタクト・バイアに電気的に接続されるようにするためには、導電性でなければならない。

【0011】本発明の基本的な利点は、次のとおりである。すなわち、開示された複合電極構造は、厚い貴金属層(その厚さは、所望の電極高さに近似していなければならない)のパターニングに関連した困難さのない、高いソリッド貴金属電極の機能的等価物を与える。特に、50

6

開示した貴金属被覆デバイスを、CMPまたは厚いPt層のエッチングを用いることなしに作製することができる。電極の充填材料基盤は、容易にパターニングできるが、電極情報に必要にはいる。この構造の2次的な利点は、(1)ソリッド電極ではなく薄膜電極被覆構造を有するので、電極ヒロッキングを軽減させるために、充填材料の使用が可能であること、(2)貴金属を比較的経済的に利用できること(厚膜の付着およびエッチングではなく、貴金属材料の薄膜の付着のみである)、

(3)多層材料電極であること、(4)ソリッド電極に 比べて複合電極を通じての酸素拡散の軽減が可能なこ と、である。

【0012】従来の"空カップ"容器状電極は、CMPにより、または充填/エッチバック・プロセスで、ドープト・ポリシリコンにより作られている。しかし、これらのプロセスは、高誘電率誘電体含有コンデンサにおいて望まれる貴金属電極材料について適用できそうにない。開示した電極作製方法は、興味のある多くの電極材料(Pt, Ir, Ru, Pdのような)に対して適用でき、(電極の底部と側部との間の余分なシームの故に)従来のプロセスで作製された構造と区別できる構造をさらに提供する。

【0013】他の実施例では、複合スタック電極は、例えばPt, Pdの貴金属のような導電材料の交互層で形成される。層の数および厚さは、変更することができる。電極層を選んで、機械的安定性を最適にして、熱膨張の不整合およびヒロックによる、構造的ストレスおよび一時的ダメージを最小にする。さらに、導電側壁スペーサが多層スタック電極上に形成されるならば、電極層は、すべて導電性である必要はない。

【0014】本発明の基本的な利点は、ギガビット・スケールのDRAMおよびFRAMに適したスタック電極を作製する、極めて効率的かつ費用対効果の良い方法を提供できることである。

[0015]

【発明の実施の形態】本発明は、処理の容易さ、貴金属材料の経済的使用、同一寸法のソリッド単一材料電極に対する増大した機械的安定性を与える、複合スタック電極の構造を提供する。

【0016】図には、本発明の構造および作製方法のいくつかの実施例を示す。図において、同じ参照番号は、同じ要素を示すために用いている。

【0017】複合スタック電極の1つの好適な実施例を、図1(a)に示す。電極10を、基板12上に形成する。この基板は、埋込み導電プラグ2を含む誘電体層1を有している。電極10は、任意の接着層(図示せず)上に付着された、貴金属、例えばPt3およびPd4の交互層よりなる。交互層の数および厚さは、変えることができる。図1(a)では、3つのPt層と2つの

Pd層があり、各層は、約1000Åの厚さを有してい る。この積層構造は、同一寸法のソリッドP t 電極に対 して増大したヒロッキング(hillocking)耐 ~ 性を有している。図1 (a) の構造は、層3、4をファ ンケット膜として付着し、次にスタックをエッチングし て、スタック電極構造を画成することによって、作るこ とができる。図1 (a) の実施例は、2種類の貴金属を 組み入れているが、図2に示すように、電極構造が貴金 属でさらに被覆されるならば、これらの層はすべて貴金 属である必要はない。

【0018】図1(b)は、追加の誘電体キャップ層5 1を有する図1 (a) の構造を示す。この追加層(約1 000Åの厚さを有することができる)は、特に導電電。 極層が厚く、その数が数個の場合には、ヒロッキングに 対する積層電極の耐性を改善する。しかし、図1(b) の構造は、強誘電体または高誘電率誘電体を付着できる スタック電極領域を減少させるという欠点を有してい る。

【0019】図2は、電極スタック上に導電側壁被覆を 組み入れたいくつかの電極の実施例のうち第1の実施例 20 を示す。電極構造は、図1 (a) の電極構造に類似して いるが、(i) 導電層4の代わりに、導電または非導電 層5を用いる、(ii) 導電側壁被覆6を付加する、こと によって変更されている。側壁被覆6および層3は、同 じ材料 (例えば、Pt) とすることができ、層5はSi O2 とすることができる。この構造は、露出されたすべ ての電極面上にPt(または所望のいかなる材料)を保 持しながら、積層構造の機械的安定性を与える。被覆6 は、導電材料6の層をコンフォーマルに付着させ(図3 に示すように)、それを異方性エッチングして、図2の 30 構造を形成することによって、作製できる。あるいはま た、図2の構造(材料3の導電側壁被覆を有する)を、 次のようにして形成することができる。 すなわち、図4 の構造で始めて、スパッタ材料3の再付着で、スタック 電極上に導電側壁被覆を付着させるように、層3の露出 部を異方性エッチングする。

【0020】図5は、電極スタックの導電底部層3と導 電頂部層7との間に、単一層15のみが存在する点を除 いて、図2の構造に類似の構造を示す。頂部層7は、導 電性または絶縁性とすることができるが、絶縁層は、強 40 誘電体または高誘電率誘電体を付着することのできるス タック電極領域を減少させる。図2の構造におけるよう に、中間層15を、貴金属、非貴金属、他の導電材料、 または絶縁体とすることができる。 導電層 3 を、材料 6 と同じ、または材料6と異ならせることができ、および /または層7が導電性であれば、層7と同じ材料にする ことができることに留意すべきである。この実施例は、 エッチングの容易な材料で作ることのできる層15の厚 さによって、電極の高さがほとんど決定されるという利 点を有している。したがって、Pt被覆電極を、ソリッ 50 タクト領域14が、また、基板12内に設けられてい

ドPtで可能なまたは実際的なものよりも十分に高くす ることができる。

【0021】図6は、底部層8が、導電性でなければな らない厚い置であるという点を除いて、図もの構造と気 似の構造を示している。層8は、酸素およびプラグ材料 の両方に対して拡散バリアとして働く耐酸化材料とする のが好適である。前記実施例のように、図6の構造を、 次のようにして作製することができる。 すなわち、層8 および7をプランケット膜として付着し、スタックをエ ッチングして、スタック電極基盤(すなわち、パターニ ング後の層7および8)を画成し、コンフォーマル付着 および自己整合異方性エッチングによって材料6よりな る側壁を形成する。図5の実施例に対して、この実施例 は、スタック層が少なくなる利点を有するが、層材料8 の特性についての要件がさらに制限される欠点を有して いる。

【0022】図6の構造の自己整合変形例を、図7に示 す。図6の構造とは対照的に、図7のスタック電極基盤 は、誘電体1内に部分的に埋込まれており、プラグの頂 部と同一の横方向寸法を有している。図7のプラグは、 その長さを通じて同一の直径を有しているが、プラグの 頂部および底部について異なる直径を有する構造(例え ば、小さい直径の底部と、やや大きい長円形の頂部) を、形成することもできる。いずれのプラグ形状であっ ても、導電層8の材料を、導電プラグ2の材料と同じ、 あるいは異ならせることができる。図7の構造(層7お よび8は、導電プラグ2と同じ材料からなる実施例に対 する) は、次のようにして作製することができる。すな わち、層2, 7, 8の総合厚さに等しい厚さを有する誘 電体1の層内にバイアホールをエッチングし、このバイ アホールを導電プラグ材料で充填し、誘電体1をリセス して、スタック電極基盤となるプラグの部分(層7およ び8の一部分に相当する)を露出させ、コンフォーマル 付着および自己整合異方性エッチングによって、材料6 の側壁を形成する。図6の実施例に対し、この実施例 は、スタック電極がよりコンパクトであり、スタック電 極がプラグに対して自己整合するという利点を有してい る。

【0023】図8~図10の複合電極の実施例は、カッ プ状である。これらの実施例のすべては、水平導電ベー ス層3と、ほぼ垂直な自立形導電側部6とを有してい る。寸法は、カップ構造が充填されるか、あるいは空で あるかの程度で異なる。図8は空のカップ状電極を示 し、図9は材料5が部分的に充填されたカップ状電極を 示し、図10は材料5で完全に充填されたカップ状電極 を示している。

【0024】図11は、図8の空のカップ状電極であっ て、コンデンサ誘電体9と頂部(プレート)電極20と を含むコンデンサ30内に設けられたものを示す。コン る。バリア層16を、任意に設けることもできる。図1~図10に示されるスタック電極の各実施例は、適切な追加の層を設けることによって、コンデンサまたは他のメモリヒル電極デハイスの形成に用いて、コンデンサについて図11に示されるようなデバイスを完成させることができる。図11のコンデンサは、図5および図6の電極の実施例と共に形成されたコンデンサに対して、面積の利点を有することがわかる。というのは、図11において、コンデンサ誘電体が、カップ状電極の内面および外面上に被覆されるからである。

【0025】図8~図10の複合カップ状電極は、図12~図15に示される工程によって作製できる。まず、水平導電ベース材料3と、導電または非導電充填材料5とよりなるブランケット層を、誘電体1と導電プラグ2とよりなる基板12上に付着する。充填材料5を、反応性イオン・エッチングによってパターニングするのは容易である。次に、層3、5をエッチングして、図13の構造を形成する。導電側壁材料6のブランケット層を、コンフォーマルに付着し(図14)、異方性エッチングして、側壁スペーサを形成する(図15)。次に、充填材料をそのままにして、図10の充填カップ状電極を形成するか、あるいは充填材料を所望にエッチングして、図9の一部充填カップ状電極、あるいは図8の空カップ状電極を形成する。

【0026】あるいはまた、導電側部6を、図16の構造を組み入れるプロセス・シーケンスによって、形成することもできる。最初に、材料3のブランケット膜を残して、材料5のみをパターニングする(図16)。次に、ブランケット・スパッタ・エッチングによって、層3の露出部(および材料5の薄層)を除去する。次に、図15の6に類似の導電側部を、材料3のスパッタ再付着により形成する(図17)。

【0027】1種類の導電材料で形成された単一片の電極に対して、本発明の複合カップ電極は、2以上の工程で付着されたベース3と側壁スペーサ6とを有している。しかし、ベース3と側壁スペーサ6は、同一材料から形成する必要はない(例えば、拡散バリア材料は、ベース3に用いることができ、Ptのような貴金属は、導電側壁スペーサ6に用いることができる)。さらに、本発明の複合電極構造は、作製が容易である。というのは、電極材料が、単一層カップ状電極を形成するときの、電極材料が、単一層カップ状電極を形成するときの、電極材料が、単一層カップ状電極を形成するときの、電極材料が、以5において、電極材料5は、パターニングされた層5、15、7上に付着される)。

【0028】本発明の複合電極を用いて、デバイス40(図18)のような電気デバイスを作製する。デバイス40は、絶縁または半導体基板12と、この基板内に第1の導電材料で形成された第1の導電領域14と、前記基板上に形成された第1の誘電体層1とを備え、第1の50

10

誘電体層は、前記第1の導電領域のある部分上に、第1 の開口またはコンタクト・バイアを有している。第1の 開口は、第2の導電材料でほぼ充填され、導電プラグ2 を形成する。全体的なたは南方のは存電構造立し、国际 またはスタック電極)は、導体プラグ2の頂部上に直接 に電気的に接触している。ほぼ一様な厚さのコンデンサ 誘電体材料9の層を、スタック電極の露出面上に形成す る。第3の導電材料のブランケット堆積頂部すなわち "プレート"電極20は、スタック電極から電気的に絶 縁されているが、同じ基板上に形成された他のデバイス のプレート電極に電気的に接続されている。スタック (底部) 電極構造は、異なる材料または別個の工程で付 着された材料よりなる複合構造である。複合電極の例 は、1)3つ以上のほぼ水平な層に組み入れられた2種 類以上の材料、2) パターニングされた単一または多層 スタック、このスタックの側壁は導電材料で被覆されて いる、3) 導電ベースおよびほぼ垂直な自立形導電側 壁、ベースおよび側壁はカップ形状で構成されている、 を含んでいる。図18の実施例では、電極10は、底部 導電層3および非導電層5と、頂部導電層7および側壁 層6とからなる。

【0029】複合スタック電極の水平上面上の第2の誘電体材料の部分は、誘電体でキャップされたスタック電極構造(例えば、図1 (b) の電極構造)において、プレート電極およびスタック電極を短絡させることなく、省略することができることに留意すべきである。

【0030】本発明のスタック・コンデンサの下側の層内の導電層14は、半導体または絶縁基板12内の半導体デバイス内の導電要素により形成される。第1の誘電体材料1は、誘電体酸化物、窒化物などよりなる群から選ばれ、特に、SiO2、PSG(ホスホシリケート・ガラス),BPSG(ボロホスホシリケート・ガラス),流動可能な(flowable)酸化物,スピン・オン・ガラス,または他の普通の誘電体、あるいはこれらの組合せである。導電プラグの第2の導電材料は、実質的に、ドープト・ポリシリコン,タングステン,または適切な導電材料よりなる。拡散バリア16は、プラグと底部電極構造40との間に設けることができる。【0031】拡散バリア16は、酸素拡散に対するバリ

10031 加散パリア16は、酸素拡散に対するパリアとして、およびプラグ材料拡散に対するパリアとして作用できる材料から作られる。可能な拡散パリア材料の例は、TiN, Tal-xSixNy (0 < x < 1, y > 1), および類似の材料を含んでいる。拡散パリア材料は、耐エッチング性とすることができるし、あるいは耐エッチング性でなくともよい。その他の任意の選択として、導電プラグを、1種類以上のパリア材料で完全に充填する。

【0032】本発明の複合スタック電極においては、層3,6,8の導電電極材料は、貴金属(Au,Pt,Pd,Ir,Rhのような),貴金属または非貴金属との

貴金属の合金、酸化物が導電性である金属(Ruおよび Moのような)、導電性酸化物(RuO2、IrO2、Re2 O3 など)、導電性耐酸化窒化物(TaN、Ta 5 inのような)、認ない速化物でである導電性材料(Ti、Al、TiN、W、WN、ドープト・ポリシリコンなど)よりなる群から選ばれる。

【0033】第2の誘電体材料は、強誘電体、常誘電体、ペロブスカイト、パイロクロール、リラクサ(relaxor)、積層ペロブスカイト、誘電率が20以上 10の材料よりなる群から選ばれる。このような材料の例は、Ta2O5、(Ba,Sr)TiO3 (BSTまたはBSTO)、BaTiO3、SrTiO3、PbZrl-xTixO3 (PZT)、PbZrO3、Pbl-xLax TiO3 (PLT)、Pbl-xLax (ZryTil-y)l-x/4O3 (PLZT)、およびSrBi2Ta2O9 (SBT)である。

【0034】前述したいずれかの断面構造を有するコンデンサを形成することができる。図18の15-15線に沿った、スタック電極の平面断面の輪郭は、例えば図 2019,20に示すように、充填された円形、長円形、正方形、長方形、十字形などの形状を有することができる。

【0035】本発明の複合スタック電極を用いて、DRAM用の容量性メモリ素子、またはNVRAMまたはFRAM用の強誘電体メモリ素子のようなメモリ・デバイスを形成することができる。

【0036】本発明の自己整合スタック電極構造を作製する方法は、層(この層から、導電側壁スペーサが形成される)を、他の複合スタック電極の後に、付着するエ 30 程を含んでいる。この方法は、

- a) 誘電体内に埋め込まれたバイア・ホールを、プラグ 材料とスタック電極基盤の層とによって充填する工程を 含み、前記層の各々は、好ましくは、コンフォーマルに 付着されて、残りのバイア・ホールを充填し、化学機械 研磨によって研磨除去されて、前記パイア・ホールの頂部で充填レベルを作成し、制御可能にエッチバックされて、次の層のために前記パイア・ホール内に余地を残し、
- b) 前記誘電体をリセスして、前記スタック電極基盤を 40 露出させる工程と、
- c) リセスされた前記誘電体およびパターニングされた スタック電極基盤上に、導電材料の薄いコンフォーマル 層をブランケット付着する工程と、
- d) 前記導電材料のコンフォーマル層を異方性エッチングして、前記基盤を取り囲む導電側壁スペーサを形成する工程と、
- e) 露出された充填材料を任意に除去する工程と、を含んでいる。
- 【0037】また、本発明の非自己整合複合スタック電 50

12

極構造を作製する方法は、層(この層から導電側壁スペーサが形成される)を、他の複合スタック電極層の後に付着する工程を含んでいる。この方法は、以下の重要な工程、すなわち、

- a) 複合スタック電極の水平層を有する積層スタックを ブランケット付着する工程を含み、積層スタックの底部 層は、導電性でなければならないが、積層スタックの残 りの層は、導電性または非導電性とすることができ、
- b) 積層スタックを異方性エッチング (例えば、反応性 イオン・エッチングまたはスパッタ・エッチング) し て、複合スタック電極のほぼ垂直壁の "基盤" を形成す る工程を含み、この基盤は、導電プラグの直上に電気的 に接触して実質的に存在し、
- c) 露出された基板およびパターニングされたスタック 電極基盤上に、導電材料の薄いコンフォーマル層をブラ ンケット付着する工程と、
- d)導電材料のコンフォーマル層を異方性エッチングし て、導電側壁スペーサを形成する工程と、
- e) 露出された充填材料を、任意に除去する工程と、を 含んでいる。

【0038】他の方法では、複合スタック電極構造は、 層(この層から導電側スペーサが形成される)を、他の 複合スタック電極層の前に付着する工程により作製され る。この方法は、以下の重要な工程、すなわち、

- a)複合スタック電極の水平層を有する積層スタックをブランケット付着する工程を含み、積層スタックの底部層は、導電性でなければならないが、積層スタックの残りの層は、導電性または非導電性とすることができ、スタックの頂部層は、電極層スタックの底部層をパターニングするのに連続的に用いられるスパッタ・エッチング状態に耐えるか、あるいは、所望の最終頂部層厚さよりもわずかに厚く(底部層のパターニングの際に生じ得る頂部層エッチングを補償するために)、
- b) 前記積層スタックの底部層以外のすべてをエッチングして、前記複合スタック電極のほぼ垂直壁の"基盤"のバルクを形成する工程を含み、前記基盤は、前記導電プラグの直上に電気的に接触して実質的に存在し、
- c) 前記複合スタック電極の露出された前記底部層を除去するために、ブランケット・スパッタ・エッチング し、同時に、前記スパッタされた材料の再付着から、前記パターニングされたスタック電極基盤の側部に導電側壁スペーサを形成する工程と、
- d) 露出された充填材料を、任意に除去する工程と、を 含んでいる。

【0039】本発明を、その好適な実施例に基づいて示し説明したが、当業者であれば、本発明の趣旨と範囲を 逸脱することなく、変形、変更が可能なことがわかる。

【0040】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) 基板と、前記基板内に、第1の導電材料で形成さ

れた第1の導電領域と、前記基板上に形成された第1の 誘電体層とを備え、前記第1の誘電体層は、前記第1の 導電領域の或る部分上に第1の開口を有し、前記第1の 品口は、第2の尊電影響ではは光導されて無導電プラグ、、、(4·3)、南電第至の設電車材料は、500円を設定的もよい を形成し、前記導電プラグの直上に電気的に接触した、 全体的または部分的な導電複合スタック電極と、前記複 合スタック電極の露出面上に形成された、ほぼ均一な厚 さの第2の誘電体材料の層と、前記誘電体材料の直上に 第3の導電材料のプレート電極とを備え、前記プレート 電極は、前記複合スタック電極とは電気的に絶縁されて 10 いる、ことを特徴とする電気デバイス。

- (2) 前記複合スタック電極は、1つ以上のほぼ水平な 導電層よりなり、前記導電層は、誘電体材料よりなる追 加のほぼ水平な層でキャップされており、前記追加の誘 電体層は、前記第2の誘電体材料を付着する前に、付着 されてパターニングされ、前記第2の誘電体材料の厚さ 以上の厚さを有することを特徴とする上記(1)に記載 の電気デバイス。
- (3) 前記複合スタック電極は、少なくとも2層の材料 よりなり、これら材料のうち少なくとも一方の材料は、 他方の材料付着の前に、付着されてパターニングされる ことを特徴とする上記(1)に記載の電気デバイス。
- (4) 前記複合スタック電極は、3つ以上のほぼ水平な 層に組み入れられた2種類以上の材料よりなることを特 徴とする上記(1)に記載の電気デバイス。
- (5) 前記複合スタック電極は、パターニングされた単 層または多層のスタックよりなり、前記スタックの側壁 は、導電材料で被覆されていることを特徴とする上記
- (1) に記載の電気デバイス。
- (6) 前記複合スタック電極は、導電ベースと、ほぼ垂 30 直な自立形導電側壁とよりなることを特徴とする上記
- (1) に記載の電気デバイス。
- (7) 前記複合スタック電極の1種類以上の導電材料 は、貴金属 (Au, Pt, Pd, Ir, Rhのような) よりなる群から選ばれることを特徴とする上記 (1) に 記載の電気デバイス。
- (8) 前記複合スタック電極の1種類以上の導電材料 は、貴金属および非貴金属との、貴金属の合金よりなる 群から選ばれることを特徴とする上記(1)に記載の電 気デバイス。
- (9) 前記複合スタック電極の1種類以上の導電材料 は、RuおよびMoを含む、酸化物が導電性である金属 よりなる群から選ばれることを特徴とする上記(1)に 記載の電気デバイス。
- (10) 前記複合スタック電極の1種類以上の導電材料 は、RuO2, IrO2, Re2 O3 を含む導電性酸化 物よりなる群から選ばれることを特徴とする上記 (1) に記載の電気デバイス。
- (11) 前記複合スタック電極の1種類以上の導電材料 は、Ti, Al, TiN, W, WN, TaSiN, およ 50 はFRAM用の容量性メモリ素子。

14

びドープト・ポリシリコンを含む、酸化物が絶縁性であ る導電材料よりなる群から選ばれることを特徴とする上 記(1)に記載の電気デバイス。

- 誘電体窒化物よりなる群から選ばれることを特徴とする 上記(1)に記載の電気デバイス。
- (13) 前記第1の誘電体材料は、SiO2, PSG (ホスホシリケート・ガラス), BPSG (ボロホスホ シリケート・ガラス),流動性酸化物,スピン・オン・ ガラス, SiNx, Al2 O3, これらの単独または組 合せよりなる1つ以上の層を含むことを特徴とする上記 (12) に記載の電気デバイス。
- (14) 前記第2の誘電体層は、前記複合スタック電極 の露出側壁上にのみ形成されることを特徴とする上記
- (1) に記載の電気デバイス。
- (15) 前記第2の誘電体材料は、Ta2 O5, (B a, Sr) TiO3 (BSTまたはBSTO), BaT i O3 , S r T i O3 , P b Z r $_{l-x}$ T i $_x$ O3 (P Z T), PbZrO3, Pb_{1-x} La_x TiO3 (PL T), Pb_{1-x} La_x (Zr_y Ti_{1-y}) _{1-x/4} O₃ (PLZT), およびSrBi2 Ta2 Og (SBT) を含む、強誘電体、常誘電体、ペロブスカイト、パイロ クロール, リラクサ, 積層ペロブスカイト, 誘電率が2 0以上の材料よりなる群から選ばれることを特徴とする 上記(1)に記載の電気デバイス。
- (16) 前記導電プラグの前記第2の導電材料は、ドー プト・ポリシリコン、タングステン、前記複合スタック 電極に用いられる1種類以上の導電材料のいずれかより 実質的になることを特徴とする上記(7)に記載の電気 デバイス。
- (17) 前記導電性プラグは、前記第2の導電材料より なる底部層および拡散バリア材料よりなる頂部層のよう な、2種類以上の材料よりなることを特徴とする上記 (1) に記載の電気デバイス。
- (18) 前記拡散バリア材料は、酸素拡散に対するバリ ア、およびプラグ材料拡散に対するバリアの両方である ことを特徴とする上記(17)に記載の電気デバイス。
- (19) 前記拡散バリア材料は、耐エッチング性である ことを特徴とする上記(17)に記載の電気デバイス。
- (20) 前記導電プラグは、1種類以上のバリア材料で 完全に充填されていることを特徴とする上記(1)に記 載の電気デバイス。
- (21)上記(1)に記載の構造を有するコンデンサに おいて、前記第2の誘電体の平面の輪郭が、充填された 円形、長円形、正方形、長方形、十字形のうちの1つの 形状であることを特徴とするコンデンサ。
- (22) 上記(1) 記載の構造を有するDRAM用の容 量性メモリ素子。
- (23)上記(1)記載の構造を有するNVRAMまた

(24) 複数の容量性メモリ素子、または複数の強誘電体メモリ素子を有し、前記素子の各々が、上記(1)記載の構造を有することを特徴とする半導体デバイス。

(2.5) 複合スタック 電極構造を存製する方法におい て、

- a)第1の誘電体材料よりなる層(この層中に導電プラグを有する)を備える基板上に、積層スタックをブランケット付着させる工程を含み、前記積層スタックは、複数の水平層を有し、前記積層スタックの底部層は導電性であり、前記積層スタックの残りの層は、導電性あるい 10 は非導電性とすることができ、
- b) 前記積層スタックを異方性エッチングして、前記複合スタック電極のほぼ垂直壁のパターニングされた基盤を形成する工程を含み、前記基盤は、前記導電プラグの直上に電気的に接触して実質的に存在し、
- c) 露出された前記基板およびパターニングされたスタック電極基盤上に、導電材料の薄いコンフォーマル層を ブランケット付着する工程と、
- d) 前記導電材料のコンフォーマル層を異方性エッチングして、前記基盤を取り囲む導電側壁スペーサを形成す 20 る工程とを含む、ことを特徴とする複合スタック電極の作製方法。
- (26)複合スタック電極構造を作製する方法において.
- a)第1の誘電体材料よりなる層(この層中に導電プラグを有する)を備える基板上に、積層スタックをブランケット付着させる工程を含み、前記積層スタックは、複数の水平層を有し、前記積層スタックの底部層は導電性であり、前記積層スタックの残りの層は、導電性あるいは非導電性であり、
- b) 前記槓層スタックの底部層以外のすべてをエッチングして、前記複合スタック電極のほぼ垂直壁のパターニングされた基盤を形成する工程を含み、前記基盤は、前記導電プラグの直上に電気的に接触して実質的に存在し、
- c)前記複合スタック電極の露出した前記底部層を除去するために、ブランケット・スパッタ・エッチングし、同時に、前記スパッタされた材料の再付着から、前記パターニングされたスタック電極基盤の側部を取り囲んで導電側壁スペーサを形成する工程を含む、ことを特徴と 40 する複合スタック電極の作製方法。

(27) 自己整合複合スタック電極構造を作製する方法において、

a) 誘電体内に埋め込まれたバイア・ホールを、プラグ 材料とスタック電極基盤の層とによって充填し、前記層 の各々は、好ましくは、コンフォーマルに付着されて、 残りのバイア・ホールを充填し、化学機械研磨によって 研磨除去して、前記バイア・ホールの頂部で充填レベル を作成し、制御可能にエッチバックして、次の層のため に前記バイア・ホール内に余地を残す工程と、

16

- b) 前記誘電体をリセスして、前記スタック電極基盤を 露出させる工程と、
- c) リセスされた前記誘電体およびパターニングされた スタック電磁器盤上に、導電初得の薄いコンティー 、ル 層をプランケット付着する工程と、
- d) 前記導電材料のコンフォーマル層を異方性エッチングして、前記基盤を取り囲む導電側壁スペーサを形成する工程と、
- e) 露出された充填材料を任意に除去する工程と、を含むことを特徴とする自己整合複合スタック電極の作製方法。
- (28) 前記電極構造上に、第2の誘電体材料の層をブランケット付着する工程と、前記第2の誘電体材料上に、導電材料の層をブランケット付着して、頂部電極を形成する工程と、をさらに含むことを特徴とする上記(25) に記載の方法。
- (29)前記電極構造上に、第2の誘電体材料の層をブランケット付着する工程と、前記第2の誘電体材料上に、導電材料の層をブランケット付着して、頂部電極を形成する工程と、をさらに含むことを特徴とする上記(26)に記載の方法。
- (30)前記電極構造上に、第2の誘電体材料の層をブランケット付着する工程と、前記第2の誘電体材料上に、導電材料の層をブランケット付着して、頂部電極を形成する工程と、をさらに含むことを特徴とする上記(27)に記載の方法。
- (31) 前記導電側壁スペーサ上に、第2の誘電体材料の層を付着する工程と、前記第2の誘電体材料上に、導電材料の層を付着して、前記スタック電極から絶縁された頂部電極を形成する工程と、をさらに含むことを特徴とする上記(25)に記載の方法。
- (32) 前記導電側壁スペーサ上に、第2の誘電体材料の層を付着する工程と、前記第2の誘電体材料上に、導電材料の層を付着して、前記スタック電極から絶縁された頂部電極を形成する工程と、をさらに含むことを特徴とする上記(26)に記載の方法。
- (33)前記導電側壁スペーサ上に、第2の誘電体材料の層を付着する工程と、前記第2の誘電体材料上に、導電材料の層を付着して、前記スタック電極から絶縁された頂部電極を形成する工程と、をさらに含むことを特徴とする上記(27)に記載の方法。

【図面の簡単な説明】

【図1】図1 (a) は、本発明の多層スタック電極構造の一実施例の断面図であり、図1 (b) は、追加の誘電体層キャップを有する同一実施例の断面図である。

【図2】導電側壁を有する、本発明の多層スタック電極 構造の他の実施例の断面図である。

【図3】図2の構造を形成する一方法における中間工程の断面図である。

io 【図4】図1(a)の構造を形成する他の方法における

中間工程の断面図である。

【図5】単一の中間層を有する、本発明の多層スタック 電極の他の実施例の断面図である。

【図 6 】 導電性の厚い底部を有する、本先明の多層スタック電極の他の実施例の断面図である。

【図7】図1の構造の自己整合変形例を示す図である。

【図8】本発明の多層カップ状スタック電極の一実施例 の断面図である。

【図9】本発明の多層カップ状スタック電極の一実施例 の断面図である。

【図10】本発明の多層カップ状スタック電極の一実施例の断面図である。

【図11】本発明のスタック電極を有するコンデンサの 断面図である。

【図12】図8~図10のカップ状電極の作製方法における1つの工程の断面図である。

【図13】図8~図10のカップ状電極の作製方法における1つの工程の断面図である。

【図14】図8~図10のカップ状電極の作製方法における1つの工程の断面図である。

【図15】図8~図10のカップ状電極の作製方法における1つの工程の断面図である。

【図16】図8~図10のカップ状電極を作製する他の 方法における第1の工程の断面図である。

【図17】図8~図10のカップ状電極を作製する他の方法における第2の工程の断面図である。

18

*【図18】本発明の電極デバイスの一実施例の断面図である。

【図19】本発明のスタック電極の輪郭の平面図である。

【図20】本発明のスタック電極の輪郭の平面図である。

【符号の説明】

- 1 誘電体層
- 2 埋込み導電プラグ
- 3 P t


10


20


- 4 Pd
- 5 導電または非導電層
- 51 キャップ層
- 6 導電側壁被覆
- 7 導電頂部層
- 8 底部層
- 9 コンデンサ誘電体
- 10 電極
- 12 基板
- 14 コンタクト領域
 - 15 単一層
 - 16 バリア層
 - 20 頂部電極
 - 30 コンデンサ
 - 40 デバイス

【図2】


[図 1]








【図3】





<u>2</u>

12


(a)








【図7】



【図20】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 21/8247 29/788 29/792

(72) 発明者 パナヨティス・コンスタンティノウ・アンドリカコスアメリカ合衆国 10520 ニューヨーク州クロトンーオンーハドソン シーニックドライブ 29エル

(72) 発明者 デヴィッド・エドワード・コテッキ アメリカ合衆国 12533 ニューヨーク州 ホープウェル ジャンクション シルヴァン レイク ロード 37

(72) 発明者 キャサリン・リン・センガー アメリカ合衆国 10562 ニューヨーク州 オッシニング アンダーヒル ロード 115